Please use this identifier to cite or link to this item: http://hdl.handle.net/10316/40913
Title: Double Conversion Uninterruptible Power Supply with Internal Fault Diagnosis and Tolerance, based on a Multilevel Topology
Other Titles: Fonte de Alimentação Ininterrupta de Dupla Conversão com Diagnóstico de Avarias e Tolerância a Falhas, Baseada numa Topologia Multinível
Authors: Caseiro, Luís Miguel Antunes 
Orientador: Mendes, André
Keywords: Uninterruptible Power Supply; Multilevel Converters; Fault Diagnosis; Fault Tolerance; Predictive Control
Issue Date: 21-Jul-2017
Citation: CASEIRO, Luís Miguel Antunes - Double conversion uninterruptible power supply with internal fault diagnosis and tolerance, based on a multilevel topology. Coimbra : [s.n.], 2017. Tese de doutoramento. Disponível na WWW: http://hdl.handle.net/10316/40913
Project: info:eu-repo/grantAgreement/FCT/SFRH/SFRH/BD/90622/2012/PT 
info:eu-repo/grantAgreement/FCT/3599-PPCDT/100156/PT 
info:eu-repo/grantAgreement/FCT/3599-PPCDT/132939/PT 
Place of publication or event: Coimbra
Abstract: The main objective of this work is the study and development of a highly reliable double conversion uninterruptible power supply (UPS) with fully-automated fault diagnosis and fault-tolerant measures. A multilevel topology using two 3-level Neutral-Point-Clamped (3LNPC) converters and a 3-level DC-DC (3LDC) converter was adopted for its benefits in converter performance and fault-tolerant capabilities. Due to its advantages, finite control set model predictive control (FCS-MPC) is adopted for the control of all converters in the UPS. A cooperative MPC technique is presented to allow greater collaboration between the 3 converters and improve the overall performance of the UPS without increasing the computational load of the controller. A new dynamically weighted MPC (DWMPC) control strategy is also proposed for all converter in the UPS. This technique provides significantly increased system stability, while improving steady-state performance and allowing a more effective balance between multiple objective functions, compared to the conventional FCS-MPC formulation. Despite a higher complexity, this algorithm can provide more intuitive weighting factor selection and does not significantly increase the required amount of calculations, especially in complex systems, such as multilevel converters. A complete prototype of the proposed UPS was designed and built during this work, including all necessary power converters, small signal electronics, etc. The performance of the developed UPS is evaluated in this document using simulation and experimental results, demonstrating the advantages of the proposed techniques. The results shown that a very stable UPS is obtained, with great steady-state performance and a fast dynamic response. The impact of semiconductor OC faults in the operation of the UPS is also studied in detail, both theoretically and experimentally. This study confirms the critical impact that OC faults can have on the system and reiterates the importance of including fault diagnosis and fault correction measures in UPS systems. The proposed DWMPC is also shown to be advantageous in the presence of faults. The analysis of OC faults provided the basis for the development of several real-time fault diagnosis algorithms, presented in this work. A single-fault diagnosis algorithm is first proposed for NPC converters, followed by a more complex multiple fault diagnostic solution. Then, a multiple fault diagnosis algorithm based on the same diagnostic principle is proposed for the 3LDC converter. These algorithms present several advantages compared to those available in the literature. Even tough almost all solutions in the literature focus exclusively on OC IGBT faults, diode faults can also have a severe impact on the power converter. For this reason, all developed algorithms presented in this thesis consider OC faults in all semiconductors in the topology, including all IGBTs and diodes. Furthermore, most diagnostic solutions found in the literature consider only the possibility of a single OC fault, or a maximum of two simultaneous faults. The proposed multiple fault diagnosis algorithms (for 3LNPC and 3LDC) can detect any number of faults in all IGBTs and diodes in the topology, including intermittent faults. This makes them extremely versatile and reliable. The proposed diagnostic algorithms are independent from the load, can be used in a large variety of applications and require no additional sensors. These algorithms were tested experimentally using a microprocessor and an FPGA, displaying great robustness and extremely fast diagnostics (in tens or hundreds of microseconds, or in as little as a few microseconds, when executed in the FPGA). Fault diagnosis was tested with up to 4 simultaneous faults in the same converter, delivering fast and accurate fault identifications, even in unfavorable conditions. Two fault-tolerant strategies are then presented and analyzed: one with a non-redundant topology and one with a redundant converter leg. These strategies are based on techniques commonly used in 3-phase converters, but significant improvements are proposed, regarding both the reconfiguration procedure and the controller behavior. Furthermore, these fault-tolerant principles are transposed to the 3LDC converter case, in order to allow fault-tolerance in this converter in similar conditions (this was previously unstudied). Both fault-tolerant solutions provide full-rated post-fault operation - critical in the UPS. The advantages and drawbacks of each technique are discussed in detail, considering the requirements of the UPS and the protection of the critical load. The operation of these methods is demonstrated and analyzed experimentally, as well as the performance reduction after the fault. The scalability of fault tolerance to high-power modular UPS systems is also briefly discussed.
O principal objetivo deste trabalho é o desenvolvimento de uma fonte de alimentação ininterrupta (UPS) de dupla conversão altamente fiável, com diagnóstico de avarias e medidas de tolerância a falhas. Foi adotada uma topologia multinível com dois conversores NPC de 3 níveis (3LNPC) e um conversor DC-DC de 3 níveis (3LDC), devido aos seus benefícios em termos de desempenho e tolerância a falhas. Devido às suas vantagens, é utilizado controlo preditivo de modelo de estados finitos (FCS-MPC) em todos os conversores da UPS. É também apresentada uma técnica de controlo cooperativo que permite uma melhor colaboração entre os 3 controladores, levando a um aumento do desempenho do sistema sem aumentar a carga computacional do controlador. É ainda proposta uma nova técnica de controlo preditivo com pesos dinâmicos (DWMPC), para todos os conversores da UPS. Esta técnica permite um aumento significativo da estabilidade do sistema, uma melhoria do desempenho em regime permanente e melhor equilíbrio entre várias funções objetivo, em relação ao método FCS-MPC convencional. Apesar da sua maior complexidade, este algoritmo proporciona uma escolha mais intuitiva dos pesos atribuídos a cada função objetivo e não aumenta de forma significativa os cálculos necessários ao controlo (especialmente em sistemas complexos, como conversores multinível). No decorrer deste trabalho foram desenvolvidos protótipos para teste da UPS proposta, incluindo todos os conversores de potência, placas eletrónicas, etc. O desempenho da UPS é avaliado utilizando resultados de simulação e experimentais, que demonstram as vantagens das técnicas propostas. Os resultados apresentados demonstram que a UPS tem grande estabilidade, bom desempenho e uma resposta dinâmica rápida. O efeito de falhas de circuito aberto nos semicondutores da UPS é estudado teórica e experimentalmente. Este estudo confirma o grande impacto que estas falhas podem ter na UPS e reitera a importância da inclusão de técnicas de diagnóstico de avarias e tolerância a falhas neste tipo de sistema. A estratégia DWMPC proposta revela-se também vantajosa na presença de avarias. A análise das falhas em cada conversor permitiu a criação de várias estratégias de diagnóstico de avarias em tempo-real, propostas neste trabalho. Primeiramente é proposto um método de diagnóstico de uma única avaria em conversores NPC. De seguida, é proposta uma solução mais complexa, para a deteção de múltiplas falhas. É ainda proposto um algoritmo de diagnóstico de múltiplas avarias no conversor 3LDC, baseado no mesmo princípio fundamental. Estes algoritmos apresentam várias vantagens em relação às soluções disponíveis na literatura. Apesar de quase todas as técnicas de diagnóstico na literatura se concentrarem exclusivamente em falhas nos IGBTs, falhas em díodos têm também um grande impacto nos conversores de potência. Por este motivo, todos os algoritmos de diagnóstico apresentados nesta tese preveem a possibilidade de falhas em todos os semicondutores no conversor, tanto IGBTs como díodos. Além disso, a maioria das técnicas de diagnóstico na literatura considera apenas o caso de uma falha única no conversor, ou um máximo de 2 falhas simultâneas. Os algoritmos de diagnóstico de múltiplas avarias propostos nesta tese podem detetar qualquer número de avarias em qualquer dos IGBTs e díodos do conversor, incluindo falhas intermitentes. Estes algoritmos tornam-se portanto extremamente versáteis e fiáveis. Os algoritmos de diagnóstico propostos são independentes da carga, podem ser usados numa grande variedade de aplicações e não necessitam de sensores adicionais. Estes algoritmos foram testados experimentalmente utilizando microprocessadores e uma FPGA, demonstrando grande fiabilidade e diagnósticos extremamente rápidos (em dezenas ou centenas de micro-segundos, ou apenas alguns micro-segundos quando implementado na FPGA). O diagnóstico de avarias foi testado com até 4 falhas simultâneas no mesmo conversor, tendo sido obtidas identificações rápidas e precisas, mesmo em condições pouco favoráveis. São ainda apresentadas duas estratégias de tolerância a falhas: uma não redundante e uma redundante. Estas estratégias baseiam-se em técnicas comummente utilizadas em conversores trifásicos, sendo no entanto propostas melhorias significativas tanto na reconfiguração como no controlo. Além disso, foram propostos métodos para permitir a tolerância a falhas no conversor 3LDC em ambos os casos (não estudado previamente). Ambas as técnicas de tolerância a falhas proporcionam um funcionamento pós-falha com o mesmo nível de carga, o que é essencial numa UPS. As vantagens e desvantagens de cada uma destas técnicas são discutidas detalhadamente, tendo em conta os requisitos da UPS e da carga crítica por ela protegida. O funcionamento destes métodos é demonstrado experimentalmente e a respetiva redução de desempenho pós-falha é analisada. A expansibilidade da tolerância a falhas para UPSs modulares de alta potência é também discutida.
Description: Tese de doutoramento em Engenharia Electrotécnica e de Computadores, na especialidade de Energia, apresentada ao departamento de Engenharia Electrotécnica e de Computadores da Faculdade de Ciências e Tecnologia da Universidade de Coimbra
URI: http://hdl.handle.net/10316/40913
Rights: openAccess
Appears in Collections:FCTUC Eng.Electrotécnica - Teses de Doutoramento

Show full item record

Page view(s) 50

249
checked on Sep 17, 2019

Download(s) 50

461
checked on Sep 17, 2019

Google ScholarTM

Check


This item is licensed under a Creative Commons License Creative Commons