Deteção digital de coincidências em tomógrafos RPC-PET

Abstract

Os detetores baseados na tecnologia de câmara de placas resistivas (RPCs, acrónimo do inglês Resistive Plate Chambers) revelam-se muito interessantes para o desenvolvimento de tomógrafos PET (acrónimo do inglês Positron Emission Tomography) de alta resolução, baixo custo de sensibilidade elevada. Estes tomógrafos utilizam a elevada resolução temporal destes detetores para alcançarem uma resolução próxima dos 300 ps FWHM (acrónimo do inglês Full Width at Half Maximum) para os pares de fotões de 511 keV resultantes de uma aniquilação eletrão-positrão. Este facto permite a utilização de janelas temporais de coincidências estreitas, reduzindo o número de coincidências aleatórias. Por outro lado, se a deteção de coincidências for realizada em tempo real, os requisitos do sistema de aquisição e processamento de dados do tomógrafo poderão ser minimizados. Neste trabalho descreve-se um módulo de deteção de coincidências em tempo real, de arquitetura inovadora, implementado numa FPGA (acrónimo do inglês Field Programmable Gate Array) da família Virtex-5 da Xilinx e descrito em linguagem VHDL (acrónimo do inglês Very high-speed integrated circuits Hardware Description Language), apto a ser integrado num tomógrafo RPC-PET de pequenas dimensões. O módulo desenvolvido explora os recursos internos da FPGA para implementar uma arquitetura em pipeline, de latência muito baixa (de poucas dezenas do nanosegundo) e é capaz de processar eventos a taxas muito elevadas (da ordem da centena de milhão de eventos por segundo por canal) com tempo morto nulo. Fez-se uso da intercalação temporal a nível das entradas da FPGA para ultrapassar as limitações impostas pela frequência de relógio máxima de 550 MHz da família Xilinx Virtex-5 e alcançar uma frequência equivalente de amostragem que ultrapassa os 2.5 GHz, o que se traduziu na possibilidade de implementar janelas de coincidências sub-nanosegundo, na prática múltiplas do período do relógio de amostragem. Possibilita-se o conhecimento da taxa de eventos por canal e a taxa de coincidências entre pares de canais. Possibilita-se a rejeição de coincidências múltiplas. Implementa-se diretamente o conceito de campo de visão (FOV, acrónimo do inglês Field Of View), permitindo selecionar os pares de canais aceites por um determinado FOV de entre todos os pares de canais possíveis para o tomógrafo. Tal pode ser feito programando um dos FOV já previstos ou, alternativamente, selecionando uma combinação aleatória de pares de canais. Permite-se a sincronização dos sinais provenientes dos diferentes canais temporais do tomógrafo, através da programação interna, na FPGA, de atrasos temporais individuais para cada canal com uma granularidade de 390 ps, até um valor máximo de aproximadamente 40 ns. Os valores dos atrasos a programar podem ser obtidos recorrendo a histogramas de coincidências adquiridos automaticamente com o próprio módulo. A arquitetura do módulo é facilmente adaptável para poder ser utilizada em tomógrafos de maiores dimensões, com um número grande de canais. De facto, o seu desenho encontra-se completamente parametrizado, nomeadamente em termos do número de canais e do grau de intercalação temporal, tendo sido verificado o seu funcionamento para os diferentes parâmetros por simulação lógica. Na sua implementação atual, com 6 canais, foram realizados com sucesso testes de validação experimental com o tomógrafo para pequenos animais em desenvolvimento pela equipa das RPCs do Laboratório de Instrumentação e Física Experimental de Partículas de Coimbra (LIP-Coimbra).

Detectors based on the Resistive Plate Chamber (RPC) technology prove to be very effective for the development of Positron Emission Tomography (PET) scanners with high resolution, low cost and high sensitivity. These scanners make use of the high temporal resolution of those detectors to achieve a resolution near 300 ps FWHM (Full Width at Half Maximum) for pairs of photons of 511 keV resulting from electron-positron annihilation. This allows the use of narrow coincidence time windows, reducing the number of random coincidences. On the other hand, if the coincidence detection is performed in real-time the requirements of the scanner’s data acquisition and processing system can be minimized. This paper describes a real-time coincidence detection module, with an innovative architecture, implemented in a Field Programmable Gate Array (FPGA) of the Xilinx Virtex-5 family and described in VHDL, suitable for integration in a small RPC-PET scanner. The developed module explores the internal resources of the FPGA to implement a pipelined architecture, with very low latency (a few tens of nanoseconds), and is capable of processing events at very high rates (of the order of a hundred million events per second per channel) with no dead time. Uses time interleaving at the level of the FPGA inputs to overcome the limitations imposed by the maximum clock frequency of 550 MHz of the Xilinx Virtex-5 family to achieve an equivalent sampling rate that exceeds 2.5 GHz, resulting in the possibility of implementing sub-nanosecond coincidence windows that are in practice multiple of the sampling’s clock period. Enables the knowledge of the event rate per channel and the rate of coincidences between pairs of channels. Allows the rejection of multiple coincidences. Implements directly the concept of field of view (FOV), allowing to select the channels pairs accepted by a given FOV between all possible scanner’s pairs of channels. This can be done by programming one of the provided FOVs or, alternatively, by selecting a random combination of channels pairs. Allows the temporal synchronization of the signals from the different scanner’s channels through programming internal FPGA ports. Individual time delays can be programmed for each channel with a granularity of 390 ps, up to a maximum of approximately 40 ns. The values of these delays can be obtained using histograms of coincidences automatically acquired with the module itself. The architecture of the module is easily adaptable to larger scanners with a large number of channels. In fact, its design is fully parameterized, particularly in terms of number of channels and the degree of temporal interleaving. Verification of its operation for the different parameters was carried out through logic simulation. In its current implementation, with 6 channels, experimental validation tests were successfully performed with the scanner for small animals in development by the RPCs team of the Laboratory of Instrumentation and Experimental Particle Physics of Coimbra (LIP-Coimbra).